



Computer Architecture 1

8086 المعالج المصغر

The 8086 Microprocessor

Lecture 2

Prof Dr. Eng. Mariam M. Saii

8086 المعالج المصغر

شريحة المعالج 8086

- توضع شريحة المعالج 8086 ضمن غلاف ذي 40 طرفاً
- مصنوعة باستعمال تكنولوجيا (HMOS)

High -performance metal –Oxide semiconductor

شريحة المعالج 8086


GND	1	40	Vcc
AD14	2	39	AD15
AD13	3	38	A16/S3
AD12	4	37	A17/S4
AD11	5	36	A18/S5
AD10	6	35	A19/S6
AD9	7	34	$\overline{\text{BHE}}/\text{S7}$
AD8	8	33	$\overline{\text{MN}}/\overline{\text{MX}}$
AD7	9	32	$\overline{\text{RD}}$
AD6	10	31	HOLD (RQ / GT0)
AD5	11	30	HLDA (RQ / GT1)
AD4	12	29	$\overline{\text{WR}}$ (LOCK)
AD3	13	28	$\overline{\text{M}}/\overline{\text{IO}}$ (S2)
AD2	14	27	$\overline{\text{DT}}/\overline{\text{R}}$ (S1)
AD1	15	26	$\overline{\text{DEN}}$ (S0)
AD0	16	25	$\overline{\text{ALE}}$ (QS0)
NMI	17	24	$\overline{\text{INTA}}$ (QS1)
INTR	18	23	TEST
CLK	19	22	READY
GND	20	21	RESET

- 16 bits ممر معطيات داخلي وخارجي
- 20 bits ممر عناوين
- خطوط العنوان A0-415 وخطوط ممر المعطيات D0-D15 مجمعة في ممر واحد لذلك تم الإعلان عنها بـ AD15-AD0 .

البنية الداخلية للمعالج 8086

- وحدة ملاءمة الممر Bus Interface Unit (BIU)
 - مسؤولة عن إنجاز جميع عمليات الممر مثل:
 - إحضار التعليمات،
 - قراءة المحتويات وكتابتها في الذاكرة،
 - إدخال وإخراج المعطيات للأجهزة المحيطة
- وحدة التنفيذ execution unit (EU)
 - مسؤولة عن تنفيذ التعليمات.

البنية الداخلية للمعالج 8086



وحدة ملاءمة الممر Bus Interface Unit BIU

- تستخدم لملاءمة المعالج مع العالم الخارجي
- تحتوي على
 - ممر معطيات ثنائي الاتجاه بـ 16 bits
 - ممر العنوان بـ 20 bit.
- هذه الوحدة مسؤولة عن تنفيذ جميع عمليات الممر الخارجي
- لها الوظائف التالية:
 - إحضار تعليمة،
 - وضع التعليمة في رتل التعليمات،
 - إحضار متحول وتخزينه وترحيل عنوان،
 - التحكم بالممر.

وحدة ملاءمة الممر Bus Interface Unit BIU

• تتضمن وحدة BIU

- المسجلات الجزئية (مسجلات المقاطع)،
- مسجلات الاتصال الداخلي،
- مؤشر التعليم،
- رتل التعليم،
- دائرة جمع العنوان،
- منطق التحكم بالممر.

وحدة ملاءمة الممر Bus Interface Unit BIU

- تستعمل BIU تقنية معروفة برتل التعليمية.
- هذا الرتل يسمح بإحضار مسبق لـ 6 Bytes من شيفرة التعليمية.
- وعندما يكون رتل التعليمية غير ممتلئ (يمتلك حجرات من أجل 2 Bytes)
- في الوقت نفسه وحدة التنفيذ EU لا تطلب قراءة أو كتابة أي متحولات في الذاكرة
- فإن BIU تكون حرة للتفكير المستقبلي في البرنامج بواسطة إحضار مسبق للتعليمية التالية.
- هذه التعليمات المحضرة مسبقاً موجودة في الرتل حسب مبدأ FIFO (First In First Out).
- إن BIU تحضر 2 Byte من شيفرة التعليمية بواسطة ممر المعطيات 16bit في دورة ذاكرة واحدة.
- بعد تحميل البايت في مدخل نهاية الرتل (ذيل الرتل) فإنه يزاح بشكل أوتوماتيكي عبر الرتل إلى الحجرة الفارغة القريبة من مخرج الرتل (مقدمة الرتل).

وحدة ملاءمة الممر Bus Interface Unit BIU

- إذا كان الرتل ممتلئاً
- وحدة التنفيذ لا تطلب اختيار متحولات (الوصول إليها من الذاكرة)
- فإن الـ BIU لا تنجز أي دورة ممر.
- هذه الفواصل الزمنية للممر غير الفعال التي قد تحدث بين دورات الممر معروفة بحالة البطالة Idle.
- إذا كانت الـ BIU في حالة عملية إحضار التعليمية
- وكانت EU تتطلب كتابة أو قراءة متحولات في الذاكرة أو في أجهزة I/O
- فإن BIU تكمل أولاً دورة الممر لإحضار التعليمية قبل بدء دورة القراءة / الكتابة للمتحول.

وحدة ملاءمة الممر Bus Interface Unit BIU

- إن BIU تمتلك جامعاً خاصاً يستخدم لتوليد العنوان الفيزيائي بـ 20 bits
- الذي يخرج على ممر العنوان،
- هذا العنوان يتشكل بجمع عنوان المقطع الجزئي (قاعدة المقطع) ذي 16bits بعد إزاحته خانة ست عشرية نحو اليسار مع العنوان الفعال ذي 16 bits.
- إن BIU مسؤولة أيضاً عن توليد إشارات التحكم بالممر مثل تلك الإشارات المطلوبة من أجل عمليات القراءة والكتابة في الذاكرة أو في I/O.

وحدة التنفيذ execution unit

- هي مسؤولة عن فك شيفرة التعليمات وتنفيذها،
- تتألف من:
 - وحدة الحساب والمنطق ALU،
 - و مسجل الأعلام Flags،
 - و ثماني مسجلات للأغراض العامة،
 - و مسجلات مؤقتة،
 - و منطق التحكم بـ EU.

وحدة التنفيذ execution unit

- إن EU تجلب التعليمات من مقدمة الرتل (مخرجه) الموجود في BIU،
- وتفك شيفرتها،
- وتولد عناوين المتحولات عند الضرورة،
- وتمررها إلى BIU،
- وتطلب وحدة ملاءمة الممر لإنجاز دورات الممر للقراءة أو الكتابة في الذاكرة أو في الأجهزة I/O،
- وتنجز العملية المخصصة (المعينة) بواسطة التعليمات على المتحولات.

وحدة التنفيذ execution unit

- أثناء تنفيذ التعليمات تقوم EU بفحص سجل الأعلام (أعلام التحكم والحالة) وتعديله اعتماداً على نتائج تنفيذ التعليمات.
- إذا كان الرتل فارغاً فإن EU تنتظر من أجل إحضار بايت التعليمات التالية وإزاحته إلى مقدمة الرتل.
- عند تنفيذ EU تعليمات القفز أو التفرغ تقوم بنقل التحكم على الموضع المطابق لمجموعة أخرى من التعليمات المتتالية.
- وعندها فإن BIU تفرغ الرتل بشكل أوتوماتيكي ثم تبدأ بإحضار التعليمات من هذا الموقع الجديد لملء الرتل.

المسجلات الداخلية

- يمتلك المعالج 8088 أربع مجموعات من المسجلات الداخلية ذات 16bits يستطيع المبرمج الوصول إليها وهي:
 - مؤشر التعليم IP و
 - أربع مسجلات معطيات (Data) AX, BX, CX, DX و
 - أربع مسجلات:
 - مسجلي مؤشر (SI, DI pointer) و
 - مسجلي دليل (SP, BP Index) و
 - أربع مسجلات مقاطع ES, SS, DS, CS
 - مسجل آخر هو مسجل الأعلام ويدعى أيضاً مسجل الحالة وهو مسجل ذو 16bits ولكن تستخدم منه فقط تسع خانات.

مسجل مؤشر التعليم IP Instruction Pointer

- يحدد موقع التعليمية التالية في كود البرنامج الحالي.
- يشبه عداد البرنامج PC
- يتضمن العنوان الفعال وليس العنوان الفيزيائي للتعليمية
- هذا العنوان يجب جمعه مع مضمون مسجل مقطع الشيفرة CS (بعد إزاحته خانة ست عشرية واحدة نحو اليسار) وذلك لتوليد العنوان الفيزيائي للتعليمية. (علل)
- بعد جلب شيفرة التعليمية من الذاكرة فإن الـ BIU تعدل القيمة الموجودة في IP بحيث تشير على التعليمية التالية في الذاكرة

مسجلات المعطيات

- تستخدم من اجل التخزين المؤقت للنتائج المرحلية،
- تقدم إمكانية الوصول إلى المعطيات بشكل أسرع من الذاكرة.
- تتكون من :
 - المراكم AX Accumulator،
 - مسجل القاعدة BX (Based)،
 - مسجل العدد CX (Counter)،
 - مسجل المعطيات DX (Data).
- كل مسجل يمكن استعماله إما 16 bits، أو 8 bits .

مسجلات المعطيات

- تستخدم من أجل العمليات الرياضية أو المنطقية.
- بعضها له استخدام خاص
- مثال: جميع عمليات الإدخال / الإخراج تتطلب أن تكون المعطيات المدخلة أو المخرجة في المسجل A بينما يحفظ المسجل D عنوان منفذ الدخل / الخرج.

- تستعمل هذه المسجلات لتخزين العناوين الفعالة لحجرات الذاكرة منسوبة إلى مسجلات المقاطع.
- إن القيم المحفوظة في هذه السجلات يمكن تجميعها أو تعديلها برمجياً.
- مسجلا المؤشر هما :
 - مسجل مؤشر المكس (SP (Stack Pointer
 - ومسجل مؤشر القاعدة (BP (Base Pointer
- مسجلا الدليل هما :
 - مسجل دليل المصدر (SI (Source Index
 - ومسجل دليل الهدف (DI (destination Index

مسجلا مؤشر المكسد والقاعدة

- يسمح مؤشر المكسد SP بوصول سهل للحجرات في مقطع المكسد من الذاكرة
- حيث أن القيمة في مسجل SP تمثل العنوان الفعال لحجرة المكسد التالية التي يمكن الوصول إليها نسبةً إلى العنوان الحالي في مسجل مقطع المكسد SS.
- مسجل مؤشر القاعدة BP يمثل العنوان الفعال نسبةً إلى مسجل مقطع المكسد SS وهو يستعمل لتناول المعطيات ضمن مقطع المكسد.

المسجلات الجزئية (مسجلات المقاطع)

- العنوان الفيزيائي للمعالج 8088 20 bits
- المسجلات ومواقع الذاكرة التي تتضمن عناوين منطقية هي ذات 16 bits
- العنوان الفيزيائي يعطي حيز عنونة 1MB
- هذا الحيز مجزأ إلى مقاطع ذات 64 KB (علل)
- هناك أربع مقاطع أساسية يمكن تنشيطها زمنياً

المسجلات الجزئية (مسجلات المقاطع)

- من أجل اختيار المقاطع المنشطة الأربعة فإن BIU مزودة بأربعة مسجلات مقاطع ذات 16 bits وهي:
 - مسجل مقطع الشيفرة CS،
 - مسجل مقطع المعطيات DS،
 - مسجل مقطع المكس SS،
 - مسجل مقطع المعطيات الإضافي ES،
- إن المسجلات الجزئية التي تحمل بعناوين ذات 16 bits تحدد أي مقطع ذاكرة يكون منشطاً.


المسجلات الجزئية (مسجلات المقاطع)

• مثال:

- القيمة في CS تحدد عنوان بداية مقطع بـ 64 KB معروف بمقطع الشيفرة.
- نقصد بكلمة عنوان البداية أي أنه بايت العنوان السفلي في مقطع الشيفرة المنشط.
- لاختيار حجرة التخزين لتعليمة في مقطع الشيفرة المنشط يجب على المعالج أن يولد عنوانها الفيزيائي
- لإنتاج العنوان الفيزيائي يقوم بجمع محتويات مسجل مؤشر التعليمة مع القيمة في CS
- سيخرج هذا العنوان على ممر العناوين.

مسجل الأعلام

- مسجل ذي 16 bits تسع خانات منها مستعملة
- ستة خانات منها تمثل أعلام الحالة.
- هذه الأعلام الستة تشير إلى الحالات الناتجة كنتيجة لتنفيذ تعليمة منطقية أو رياضية حيث تكون إما في حالة وضع $SET=1$ أو في حالة إعادة وضع $RESET=0$ بعد إتمام تنفيذ التعليمة.
- أما الخانات الثلاثة الأخرى فتمثل أعلام التحكم.



علم الحمل (Carry Flag) CF

- يكون في حالة وضع (1) إذا وجد انزياح خارجي أو استعارة من أجل الخانة ذات الأهمية العظمى للنتيجة أثناء تنفيذ تعليمة رياضية.
- و إلا يكون في حالة إعادة وضع.
- سوف نستخدم تسمية الإنزياحات كما هو موضح:
 - الإنزياح الداخلي هو الإنزياح الداخل إلى الخانة ذات الأهمية العظمى (MSB)،
 - الإنزياح الخارجي هو الإنزياح الخارج من الخانة (MSB)،
 - أما بقية الإنزياحات فهي ليست داخلية ولا خارجية.

أعلام الحالة

علم الانجابية (PF Parity Flag)

- يكون في حالة (1) إذا كانت النتيجة المقدمة من التعليمات تملك عدد واحدات زوجي،
- بمعنى إذا كان البايت السفلي من الكلمة (الناتج) يتضمن عدداً زوجياً من الخانات الواحدية فإن الـ PF يكون في حالة (1).
- وفيما عدا ذلك يكون الـ PF في حالة إعادة وضع.
- نلاحظ أنه في حالة الناتج كلمة يتم فحص البايت السفلي منها فقط وفي حالة بايت يتم فحص البايت.

أعلام الحالة

- علم الإنزياح المساعد (Auxiliary Flag) AF
- يكون في حالة وضع إذا كان هناك إنزياح من النصف السفلي إلى النصف العلوي
 - أو استعارة من النصف السفلي للبايت السفلي من الكلمة،
 - يستخدم لتصحيح النتيجة المطبقة على الأعداد المعطاة BCD.
 - وفيما عدا ذلك يكون في حالة إعادة وضع.

أعلام الحالة

علم الصفر (Zero Flag) ZF: يكون في حالة وضع إذا كانت نتيجة العملية صفراً وفيما عدا ذلك يكون في حالة إعادة وضع.

علم الإشارة (Sign Flag) SF: إن الخانة ذات الأهمية العليا MSB من النتيجة تنسخ في علم SF. حيث يكون علم SF في حالة وضع إذا كانت النتيجة عدداً سالباً أو في حالة إعادة الوضع إذا كانت النتيجة عدداً موجباً.

علم الطفحان (Overflow Flag) OF: عندما يكون OF في حالة وضع فإنه يشير إلى أن النتيجة المحددة هي خارج المجال ، أما إذا لم تكن النتيجة خارج المجال فإن العلم OF يبقى في حالة إعادة الوضع .

- جميع أعلام الحالة ماعدا علم CF تقرأ فقط لذلك يمكن اختبارها فقط ولا يمكن تغييرها بواسطة تعليمات برمجية مباشرة.
- المعالج مزود بتعليمات تستطيع استعمال هذه الأعلام لتغيير تتابع تنفيذ البرنامج فمثلاً يمكن اختبار $ZF=1$ كشرط من اجل القفز إلى جزء آخر من البرنامج.

- علم المصيدة (Trap Flag) TF: إذا كان في حالة وضع فإن المعالج يكون في نمط الخطوة الوحيدة حيث ينفذ تعليمة واحدة في كل مرة. هذا النوع من العمل مفيد جداً من أجل تصحيح البرامج.
- علم المقاطعة (Interrupt Flag) IF: يستخدم لتنظيم طلبات المقاطعة المحجوبة في المدخل INTR فإنه يجب توضع IF في حالة SET. عندما يكون العلم IF في حالة إعادة الوضع فإن الطلبات الموجودة على المدخل INTR يتم تجاهلها ولذلك يدعى هذا العلم بعلم السماح بالمقاطعة.


- علم الاتجاه (Direction Flag) DF: إذا كان DF في حالة وضع فإن تعليمة السلسلة وبشكل آلي تنقص العنوان ولذلك فإن نقل المعطيات للسلسلة يتم من العنوان العالي إلى العنوان المنخفض بينما إعادة توضع DF يسبب ازدياد عنوان السلسلة حيث يتم نقل المعطيات من العنوان المنخفض إلى العنوان العالي.
- : إن خانات CF, DF, IF, TF يمكن تعديلها في أي نقطة من البرنامج من خلال تعليمات برمجية خاصة.

أعلام التحكم

- علم الاتجاه (Direction Flag) DF: إذا كان DF في حالة وضع فإن تعليمة السلسلة وبشكل آلي تنقص العنوان ولذلك فإن نقل المعطيات للسلسلة يتم من العنوان العالي إلى العنوان المنخفض بينما إعادة توضع DF يسبب ازدياد عنوان السلسلة حيث يتم نقل المعطيات من العنوان المنخفض إلى العنوان العالي.
- إن خانات CF, DF, IF, TF يمكن تعديلها في أي نقطة من البرنامج من خلال تعليمات برمجية خاصة.

دورة التعليم المبسطة instruction cycle

- مرحلة الجلب fetch
- مرحلة التنفيذ Execute



دورة التعليم المبسطة instruction cycle

• مرحلة الجلب fetch

- ✓ يحمل عداد البرنامج (PC) بعنوان التعليم التالية
- ✓ يجلب المعالجة التعليم من الموقع المشار اليه بعداد البرنامج
- ✓ مزايده عداد البرنامج بقيمة 1 (ما لم يذكر شيء آخر
- ✓ تحميل التعليم في مسجل التعليم IR Instruction Register
- ✓ يفسر المعالج التعليم ويقوم بانجاز المهمة المطلوبة

دورة التعليم المبسطة instruction cycle

- مرحلة التنفيذ Execute
 - المعالج-الذاكرة Processor-memory
 - تبادل البيانات بين الـ CPU والذاكرة الرئيسية main memory.
 - المعالج-I/O Processor I/O
 - تبادل البيانات بين الـ CPU نماذج I/O.
 - معالجة البيانات Data processing
 - إنجاز بعض العمليات المنطقية أو الحسابية على البيانات.
 - التحكم Control
 - تغيير تتالي التعليمات Alteration of sequence of operations
 - مثل القفز jump
 - مزيج مما ذكر أعلاه Combination of above

تسلسل تنفيذ التعليمات



تسلسل تنفيذ التعليمات

- يجلب المعالج التعليمات من ذاكرة البرنامج واحدة تلو الأخرى وينفذها.
- بعد إحضار التعليمية يجب فك شيفرتها ضمن المعالج،
- وعند الضرورة يجب قراءة المتحولات من ذاكرة المعطيات، مثلاً.
- بينما يتم تنفيذ التعليمية الأولى المحضرة سابقاً فإن الـ BIU تجلب التعليمية الثانية من ممر النظام
- وبعد ذلك تجلب التعليمية الثالثة وتوضع في الرتل .

تسلسل تنفيذ التعليمات

- أثناء الفترة الثالثة تكون التعليمات الثانية جاهزة في خارج الرتل
- تستخرج EU التعليمات من الرتل ويتم تنفيذها.
- وفي الوقت نفسه فإن وحدة ملاءمة الممر BIU تستعمل الممر لكتابة نتائج التعليمات الأولى في الذاكرة.
- وفي الفترة التالية يتم جلب التعليمات الرابعة بواسطة الـ BIU ووضعها في الرتل. أثناء الفترة الخامسة فإن المتحول المطلوب للتعليمات الثالثة يقرأ من الممر. أخيراً يتم تنفيذ التعليمات الثالثة وتحضر التعليمات الخامسة. نلاحظ أنه أثناء هذا الفاصل الزمني أحضرت خمس تعليمات وحملت في الرتل وتم تنفيذ ثلاث منها.

دورة الممر

- تتألف دورة الممر للمعالج 8086 على الأقل من أربع فترات ساعة متساوية T_1, T_2, T_3, T_4 .
- أثناء T_1 تضع الـ BIU العنوان على الممر .
- من أجل دورة الكتابة في الذاكرة فإن المعطيات توضع على الممر أثناء الفترة T_2 (لذلك سمينا فترة ملاءمة وهي الفترة اللازمة كي يضع المعالج المعطيات على الممر).
- عند إنجاز دورة القراءة فإن الممر يوضع أولاً في حالة ممانعة عالية أثناء T_2 (أثناء فترة الملاءمة)
- يتم وضع المعطيات على الممر أثناء T_3, T_4

دورة الممر

- عندما لا يكون مطلوباً أي دورة ممر فإن BIU تنجز ما هو معروف بحالة البطالة Idle وأثناء هذه الحالات لا يتم تنشيط الممر.
- كل حالة بطالة هي بطول فترة ساعة واحدة. حيث يمكن إدخال أي عدد منها بين دورات الممر.

